Инженер-программист ПЛИС (FPGA Designer)
В архиве с 24 мая 2018
от 120 000 ₽ на руки
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Москва, Полежаевская, 4 магистральная, 11С2
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Инженер ПЛИС-проектировщик (FPGA)
от 250 000 ₽Москва
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка ПО ПЛИС для: систем оцифровки сигналов с применением широкополосных АЦП, систем сбора данных, а также аппаратуры высокоскоростной передачи информации...
Знание САПР Vivado. - Знание языков VHDL и Verilog. - Знание основ языка C++. - Знание основ языка TCL. - Знание цифровых интерфейсов (USB...
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Инженер-разработчик / верификатор ПЛИС
220 000 – 250 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка прошивок для ПЛИС. Разработка и интеграция интерфейсных блоков, написанных на VHDL/Verilog/System Verilog с физическими уровнями ПЛИС (DDR...
Высшее техническое образование. Опыт работы с FPGA не менее 1 – 3 лет. Уверенное владение одним из hdl языков программирования (VHDL...
Москва, Ленинский проспект
Опыт от 1 года до 3 лет
Разработка концепции решения и кодирование. Моделирование реализованных в ПЛИС структур и алгоритмов. Тестирование реализованных алгоритмов на испытательных стендах с помощью...
Высшее образование (дипломированный специалист, магистр), выпускник МГУ, МФТИ, МЭИ, МИФИ, MГТУ им. Баумана и тд. Специализация и опыт работы претендентов...
Москва, Беговая и еще 1
Опыт от 3 до 6 лет
Откликнитесь среди первых
Принимать участие в проектах по разработке и верификации ПО и ПЛИС для высококритичных самолетных систем, а именно: Верификация и доработка...
Уверенное знание VHDL/Verilog. Опыт работы с Xilinx Vivado, Quartus Prime (ModelSim), Active-HDL. Уверенное знание языка С, опыт работы...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания блоков входящих в состав ASIC. Подготовка документации на разработанные блоки. Разработка базовых тестов и моделирование для проверки...
Опыт разработки RTL для ASIC или FPGA от 3 лет. Знание SystemVerilog. Знакомство с архитектурой современных процессоров, знание современных SoC...
Москва, Полежаевская, 4 магистральная, 11С2